


2021-2022 《数字 VLSI》第三次课程作业


- 一、 一个 3 输入 NAND 门驱动一个电容，等效扇出为 48，已知自载系数为 1，要对该电路进行延时优化。

(1) 请计算说明应该插入几级反相器



(2) 如果第一级门的尺寸系数为 1，请给出最小延时时所对应的各级逻辑门的尺寸系数；计算对应的最短归一化路径延时。

- 二、 考察一个输入为 0 的静态 CMOS 反相器，请列出造成其静态功耗的漏电流分量和其对应的物理效应名称。



- 三、 综合一个由随机逻辑构成的芯片，逻辑的平均活动因子为 0.1。采用平均等效翻转电容为 $450\text{pF}/\text{mm}^2$ 的标准单元工艺。如果你的芯片的面积为 70mm^2 ，在 $V_{DD}=0.9\text{V}$ 下的运行频率为 450MHz ，试估算它的动态功耗。

- 四、 下图的组合逻辑电路的所有输入端的信号同时到达，假设为了在不损失性能的前提下降低静态功耗，我们采用多阈值电压工

艺的标准单元库来实现，即库中除了常规器件构成的逻辑门，还提供了高阈值电压器件构成的逻辑门单元。那么下面各个逻辑门中哪几个单元可以考虑采用高阈值电压器件单元？请说明理由。

